Kontakt

Alexander Pfriem

+49 / 931 / 418-2269

alexander.pfriem@vogel.de

SmartFusion2/IGLOO2 Timing Constraints

3-Tages-Seminar (Hands-On)

Drucken weiterempfehlen

Zum Thema

Die Entwicklung komplexer FPGAs mit anspruchsvollen Timing Anforderungen stellt den Entwickler vor neue Herausforderungen. Neben der Optimierung des Layouts spielt die Definition der Timing Anforderungen eine entscheidende Rolle im FPGA Design Flow.

Ziele

Das Seminar SmartFusion2 Timing Constraints legt den Schwerpunkt auf solche zeitgesteuerte Implementierungsverfahren basierend auf dem Synopsys Design Constraint Format (SDC) und richtet sich an FPGA Designer mit solidem SmartFusion2/IGLOO2 Grundlagenwissen. Beginnend mit dem Überblick des Timing Budget einer digitalen Schaltung wird die Vorgehensweise bei der Definition der Timing Anforderungen erläutert. Anhand von Fallbeispielen werden typische Timingfehler und deren Ursachen analysiert. Anschließend wird das SDC Format zur Beschreibung der unterschiedlichsten Timing Anforderungen detailliert dargestellt und an typischen Aufgabenstellungen angewendet. Neben allgemeinen Vorgaben wie „create_clock“ oder „set_input_delay“ wird insbesondere auf Timing Ausnahmen wie „false path“ oder „multi_cycles“ Wert gelegt. Auch die Erzeugung von Takten im FPGA selbst (generated clocks) ist einer der Schwerpunkte.

Agenda

  • Overview Libero SoC Design Flow
  • SmartFusion2 / IGLOO2 Architecture
    • Overview
  • Static Timing Analysis and Clocks
    • Setup Checks and Clocks
    • Timing Reports
    • Hold Checks
    • Generated Clocks
    • Multiple Clocks
  • Inputs and Outputs
    • Creating Input Delays
    • Creating Output Delays
    • Using Virtual Clocks
  • Timing Exceptions
    • Multicycle Paths
    • False Paths
    • Max/Min Delay Exceptions
    • Constraint Priority
  • Timing Closure
    • Isolating Common Timing Bottlenecks
  • Übungen
    • Basic Timing Constraints
    • Input / Output Constraints & Virtual Clocks
    • Generated Clocks
    • Exceptions

Zielgruppe

Das Seminar richtet sich an FPGA-Entwickler.

Seminarmethoden

Zur Bearbeitung der Übungsaufgaben wird jedem Teilnehmer ein PC mit der aktuellen Libero Soc Software sowie Programmiereinrichtungen zur Verfügung gestellt. Die während dem Workshop durchgeführten Übungen runden den theoretischen Teil ab.

Referenten

Eugen Krassin

ptek GmbH | Gründer und Trainer

Eugen Krassin absolvierte ein Studium der Elektrotechnik an der Universität Stuttgart. Nach Abschluss des Studiums arbeitete er mehrere Jahre bei einem Unternehmen aus der Luftfahrtindustrie und befasste sich mit der Entwicklung von kundenspezifischen Schaltungen für AVIONIK Anwendungen.

Ab 1990 arbeitete Eugen Krassin als freier Berater für ASIC/FPGA Entwurf sowie Weiterbildung in diesen Bereichen. Eugen Krassin ist der Gründer von PLC2 GmbH, plc2 Design GmbH sowie ptek GmbH, deren Aufbau und Entwicklung er maßgeblich mitgestaltete.

In den letzten Jahren konzentrierte sich Eugen Krassin hauptsächlich auf ptek sowie den Aufbau der ptek Akademie, eine Initiative zwischen Vogel Business Media und ptek GmbH.

Im Laufe seiner Tätigkeit entwickelte Eugen Krassin mehrere unterschiedliche Schulungsprogramme und Weiterbildungsangebote im Umfeld programmierbare Logik. Er verfasste unzählige Fachartikel und ist Träger verschiedener Auszeichnungen rund um die FPGA Technologien.

Patrick Lehmann

PLC2 GmbH | Externer Trainer

Patrick Lehmann studierte Informatik an der Technischen Universität Dresden. Hier spezialisierte er sich auf den Bereich des digitalen Schaltungsentwurfs mittels VHDL und das Entwickeln von High-Speed Kommunikationslösungen wie Serial-ATA, Gigabit Ethernet oder PCI Express. Das erlangte Wissen gibt er nun in Trainings, wissenschaftlichen Artikeln oder auf sozialen Plattformen weiter. Zu seinen wissenschaftlichen Veröffentlichungen zählen Arbeiten im Bereich der In-Memory Datenbanksysteme, des Serial-ATA Protokolls sowie dem einbinden von FPGAs in eine Cloud Infrastruktur.

Seit 2017 arbeitet Herr Lehmann für die PLC2 GmbH als Trainer in den Bereichen VHDL, OSVVM, FPGA Technologie sowie PCI Express. Im Verbund mit der PLC2 Design GmbH ist er ebenfalls als Entwickler und Teamleiter für FPGA Designprojekte tätig.

Herr Lehmann ist einer der Entwickler und Maintainer der PoC-Library, einer Plattform und Hersteller unabhängigen Open-Source IP Core Bibliothek. Darüber hinaus, ist er Unterstützer und Entwickler im GHDL Projekt, einem freien VHDL Simulator. 2016 gründete er die „Open Source VHDL Group“ Initiative, welche eine freie Sammlung an VHDL Packages bereitstellen soll. Im Rahmen diverser andere Open-Source Projekte treibt er stetig die Integration von EDA Toolchains und Design Flows in eine kollaborative Git Umgebung voran.

Seit 2014 ist Herr Lehmann in der IEEE P1076 "VHDL Analysis and Standardization Group" Mitglied. Hier entwickelte und spezifizierte er große Teile der neuen Sprachrevision VHDL-2018. Seit 2017 ist er der IEEE Standards Assoziation beigetreten und arbeitet nun als Vice-Chair in der IEEE P1076 Working Group. Aktuell koordiniert er mit der IEEE die Veröffentlichung der VHDL Packages als Open-Source, sowie die Untersuchungen zur Einführung einen neuen kollaborativen, sowie Open-Source Veröffentlichungsverfahrens.

Termine

Köln

13.05.2019 | 09:00 - 17:00 Uhr
14.05.2019 | 09:00 - 17:00 Uhr
15.05.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite
Freiburg im Breisgau

09.10.2019 | 09:00 - 17:00 Uhr
10.10.2019 | 09:00 - 17:00 Uhr
11.10.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite
Stuttgart

11.12.2019 | 09:00 - 17:00 Uhr
12.12.2019 | 09:00 - 17:00 Uhr
13.12.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite

Organisation

Seminarnummer:

5007

Fragen, Wünsche & Anregungen

Alexander Pfriem
Event Manager
E-Mail: alexander.pfriem@vogel.de
Tel:+49 / 931 / 418-2269

Teilnahmegebühr:

1.900,00 € zzgl. MwSt.

In der Teilnahmegebühr sind die Unterlagen, die Getränke, die Pausenerfrischungen, das Mittagessen sowie ein Teilnahmezertifikat enthalten.
Rabattregelung: Wenn Sie gleichzeitig zwei oder mehr Anmeldungen vornehmen, erhalten Sie ab der zweiten Buchung 10 % Rabatt auf den Preis.

Maximale Teilnehmerzahl

Um ein optimales Lernergebnis zu erzielen und den Austausch zwischen Referent und Teilnehmern sowie den Teilnehmern untereinander zu gewährleisten, beträgt die maximale Teilnehmerzahl für dieses Seminar 12 Personen.

Zufriedenheitsgarantie

Sollten Sie bis zur ersten Mittagspause feststellen, dass das Seminar Ihren Erwartungen nicht gerecht wird, dann können Sie es verlassen. Die bereits gezahlte Gebühr erstatten wir Ihnen dann zurück. Bitte informieren Sie uns in diesem Fall umgehend.

Zur Anmeldeseite
Termine

13.05.2019 - 15.05.2019Köln

09.10.2019 - 11.10.2019Freiburg im Breisgau

11.12.2019 - 13.12.2019Stuttgart

Teilnahmegebühr

1.900,00 € zzgl. MwSt.

Kontakt

Bitte sprechen Sie mich an, wenn Sie Fragen, Anregungen, Lob oder Kritik zu unseren Seminaren haben.

Alexander Pfriem
Projektleitung Seminare
Tel: +49 / 931 / 418-2269
E-Mail: alexander.pfriem@vogel.de

Bitte geben Sie Ihre Kontaktdaten ein:

* Pflichtfeld