Kontakt

Alexander Pfriem

+49 / 931 / 418-2269

alexander.pfriem@vogel.de

Intensive SmartFusion2/IGLOO2 Architecture

5-Tages-Intensiv-Seminar (Hands-On)

Drucken weiterempfehlen

Zum Thema

Das Seminar Intensive SmartFusion2 Architecture schult den Teilnehmer in der Funktionsweise und der optimalen Nutzung der Flash basierenden SmartFusion2 / IGLOO2 FPGAs des Herstellers Microsemi. Der Schwerpunkt liegt auf der Beschreibung der grundlegenden Architekturelemente. Nach einer Einführung werden die FPGA Ressourcen wie LSRAM, µSRAM, MACC, LUTS, I/O Strukturen sowie dedizierte Hardware Blöcke beschrieben. Zur optimalen Nutzung der FPGA Ressourcen stehen zwei grundlegende Methoden zur Verfügung: Verwendung von IPs oder „Inference“ über die Synthese. „Inference“ setzt jedoch die Verwendung von entsprechenden Beschreibungsrichtlinien (Coding Style) voraus. Der grundlegende Libero SoC Design Flow sowie die Verwendung von IP Cores und Block Diagramm Editors ist ebenso Bestandteil der Schulung.

Agenda

  • Überblick Microsemi FPGAs
    • Flashed based FPGAs
    • FPGA Interconnection Technology
    • Low Power Consumption
    • Design Security
    • Design Reliability
  • Libero SoC design Flow
    • Libero SoC projects
    • Design Enry
    • Pin assignments in the I/O Attribute Editor
    • Entering timing constraints in SmartTime
    • Running synthesis and layout
    • Verifying timing with SmartTime and generating a timing report
    • Generating a power report
    • Programming the SmartFusion2 / IGLOO2 silicon on the target board
    • Using SmartDebug Live Probes, Active Probes and Memory Debug
  • SmartFusion2 / IGLOO2 Architecture
    • Overview
    • FPGA Fabric
    • IOs
    • SERDES
    • PCIexpress
    • GbE
    • Power Management
    • Security Features
  • HDL Coding techniques
    • Inference versus Instantiation
    • Overview Coding Style
    • Beispiele
  • FPGA Debugging
    • Smart Debug
    • Live / Active Probes
    • Scripting mit Git
  • FPGA Programming
    • Programmer Overview
    • FlashPro Software
    • SmartFusion2 Programming
  • Übungen
    • IGLOO2_eSRAM_eNVM
    • SmartDebug_Identify

Zielgruppe

Das Seminar richtet sich an FPGA Entwickler.

Seminarmethoden/Voraussetzungen

Zur Bearbeitung der Übungsaufgaben wird jedem Teilnehmer ein PC mit der aktuellen Libero Soc Software sowie Programmiereinrichtungen zur Verfügung gestellt. Die während des Seminars durchgeführten Übungen runden den theoretischen Teil ab.

Grundlegende Kenntnisse in VHDL bzw. Verilog sind wünschenswert, aber nicht Voraussetzung zur Teilnahme am Seminar.

Referenten

Eugen Krassin

ptek GmbH | Gründer und Trainer

Eugen Krassin absolvierte ein Studium der Elektrotechnik an der Universität Stuttgart. Nach Abschluss des Studiums arbeitete er mehrere Jahre bei einem Unternehmen aus der Luftfahrtindustrie und befasste sich mit der Entwicklung von kundenspezifischen Schaltungen für AVIONIK Anwendungen.

Ab 1990 arbeitete Eugen Krassin als freier Berater für ASIC/FPGA Entwurf sowie Weiterbildung in diesen Bereichen. Eugen Krassin ist der Gründer von PLC2 GmbH, plc2 Design GmbH sowie ptek GmbH, deren Aufbau und Entwicklung er maßgeblich mitgestaltete.

In den letzten Jahren konzentrierte sich Eugen Krassin hauptsächlich auf ptek sowie den Aufbau der ptek Akademie, eine Initiative zwischen Vogel Business Media und ptek GmbH.

Im Laufe seiner Tätigkeit entwickelte Eugen Krassin mehrere unterschiedliche Schulungsprogramme und Weiterbildungsangebote im Umfeld programmierbare Logik. Er verfasste unzählige Fachartikel und ist Träger verschiedener Auszeichnungen rund um die FPGA Technologien.

Patrick Lehmann

PLC2 GmbH | Externer Trainer

Patrick Lehmann studierte Informatik an der Technischen Universität Dresden. Hier spezialisierte er sich auf den Bereich des digitalen Schaltungsentwurfs mittels VHDL und das Entwickeln von High-Speed Kommunikationslösungen wie Serial-ATA, Gigabit Ethernet oder PCI Express. Das erlangte Wissen gibt er nun in Trainings, wissenschaftlichen Artikeln oder auf sozialen Plattformen weiter. Zu seinen wissenschaftlichen Veröffentlichungen zählen Arbeiten im Bereich der In-Memory Datenbanksysteme, des Serial-ATA Protokolls sowie dem einbinden von FPGAs in eine Cloud Infrastruktur.

Seit 2017 arbeitet Herr Lehmann für die PLC2 GmbH als Trainer in den Bereichen VHDL, OSVVM, FPGA Technologie sowie PCI Express. Im Verbund mit der PLC2 Design GmbH ist er ebenfalls als Entwickler und Teamleiter für FPGA Designprojekte tätig.

Herr Lehmann ist einer der Entwickler und Maintainer der PoC-Library, einer Plattform und Hersteller unabhängigen Open-Source IP Core Bibliothek. Darüber hinaus, ist er Unterstützer und Entwickler im GHDL Projekt, einem freien VHDL Simulator. 2016 gründete er die „Open Source VHDL Group“ Initiative, welche eine freie Sammlung an VHDL Packages bereitstellen soll. Im Rahmen diverser andere Open-Source Projekte treibt er stetig die Integration von EDA Toolchains und Design Flows in eine kollaborative Git Umgebung voran.

Seit 2014 ist Herr Lehmann in der IEEE P1076 "VHDL Analysis and Standardization Group" Mitglied. Hier entwickelte und spezifizierte er große Teile der neuen Sprachrevision VHDL-2018. Seit 2017 ist er der IEEE Standards Assoziation beigetreten und arbeitet nun als Vice-Chair in der IEEE P1076 Working Group. Aktuell koordiniert er mit der IEEE die Veröffentlichung der VHDL Packages als Open-Source, sowie die Untersuchungen zur Einführung einen neuen kollaborativen, sowie Open-Source Veröffentlichungsverfahrens.

Termine

Stuttgart

08.04.2019 | 09:00 - 17:00 Uhr
12.04.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite
München

08.07.2019 | 09:00 - 17:00 Uhr
12.07.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite
Freiburg im Breisgau

25.11.2019 | 09:00 - 17:00 Uhr
29.11.2019 | 09:00 - 17:45 Uhr

Zur Anmeldeseite

Organisation

Seminarnummer:

5002

Fragen, Wünsche & Anregungen

Alexander Pfriem
Event Manager
E-Mail: alexander.pfriem@vogel.de
Tel:+49 / 931 / 418-2269

Teilnahmegebühr:

2.900,00 € zzgl. MwSt.

In der Teilnahmegebühr sind die Unterlagen, die Getränke, die Pausenerfrischungen, das Mittagessen sowie ein Teilnahmezertifikat enthalten.
Rabattregelung: Wenn Sie gleichzeitig zwei oder mehr Anmeldungen vornehmen, erhalten Sie ab der zweiten Buchung 10 % Rabatt auf den Preis.

Maximale Teilnehmerzahl

Um ein optimales Lernergebnis zu erzielen und den Austausch zwischen Referent und Teilnehmern sowie den Teilnehmern untereinander zu gewährleisten, beträgt die maximale Teilnehmerzahl für dieses Seminar 12 Personen.

Zufriedenheitsgarantie

Sollten Sie bis zur ersten Mittagspause feststellen, dass das Seminar Ihren Erwartungen nicht gerecht wird, dann können Sie es verlassen. Die bereits gezahlte Gebühr erstatten wir Ihnen dann zurück. Bitte informieren Sie uns in diesem Fall umgehend.

Zur Anmeldeseite
Termine

08.04.2019 - 12.04.2019Stuttgart

08.07.2019 - 12.07.2019München

25.11.2019 - 29.11.2019Freiburg im Breisgau

Teilnahmegebühr

2.900,00 € zzgl. MwSt.

Kontakt

Bitte sprechen Sie mich an, wenn Sie Fragen, Anregungen, Lob oder Kritik zu unseren Seminaren haben.

Alexander Pfriem
Projektleitung Seminare
Tel: +49 / 931 / 418-2269
E-Mail: alexander.pfriem@vogel.de

Bitte geben Sie Ihre Kontaktdaten ein:

* Pflichtfeld