Drucken

EasyStart SmartFusion2/IGLOO2

2-Tages-Seminar (Hands-On)

Zum Thema

Das Seminar SmartFusion2/IGLOO2 Easy Start schult den Anwender in der grundlegenden Vorgehensweise bei der Entwicklung der FPGAs. Hier findet der Teilnehmer alle notwendigen Basis Informationen um mit der FPGA Entwicklung zu beginnen. Dieses Seminar ist daher für Teilnehmer geeignet die zunächst einen grundlegenden Überblick über die FPGA Entwicklung benötigen ohne detailliert in die theoretischen Grundlagen einsteigen zu müssen.

Ziele

In diesem Seminar wird das Entwicklungstool Libero SoC verwendet. Nach einer kurzen Einführung in die Schaltungstechnik und den Entwicklungsvorgang der FPGAs, konzentriert sich der Workshop auf die Synthese und Simulation, sowie die Implementierung und die Programmierung der FPGAs. Der Schwerpunkt liegt auf der Realisierung von FPGA Projekten und weniger auf detaillierten Beschreibungen der relevanten Arbeitsschritte. Für eine erfolgreiche FPGA Implementierung benötigt der Anwender ein grundlegendes Verständnis für die FPGA Schaltungstechnik, die Beschreibung und Synthese mit VHDL sowie die FPGA Verifikation. Auch muss ein grundlegendes Verständnis der FPGA Technologie vorhanden sein. Im Rahmen dieses Seminars werden verschiedene in der Praxis anzutreffenden Aufgabenstellungen vorgestellt und bearbeitet. Die ordnungsgemäße Funktion der FPGA Entwicklungen wird sowohl mit Hilfe der Simulation als auch real mit einem Evaluation Board nachgewiesen. Detailliertere Inhalte finden Sie auch in den ptek Workshops „smartfusion2_architecture“ oder „libero_soc_design_flow“.

Agenda

  • Overview Libero SoC Design Flow
  • Einführung in den FPGA Entwicklungsvorgang
    • Design Entry
    • Simulation
    • Synthese
    • Implementierung
    • Programmierung
  • FPGA Schaltungstechnik
    • Kombinatorische Schaltungen
    • Getaktete Schaltungen
    • Asynchrone / synchrone Schaltungen
    • Implementierung von Taktstrukturen
    • Design Richtlinien
  • Schaltungssynthese mit VHDL
    • Das VHDL Sprachkonzept
    • Der VHDL Prozess
    • Beschreibung kombinatorischer Schaltungen
    • Beschreibung getakteter Schaltungen
  • SmartFusion2 / IGLOO2 Architecture
    • Overview
  • Interne Takt Strukturen
    • Taktnetze
    • Clock Management
  • Steuerungen implementiert mit State Machines
    • Überblick FSMs
    • Kodierung von State Machines
  • Schaltungssimulation mit VHDL
    • Das VHDL Test Bench Konzept
    • Das VHDL Timing Modell
    • Erzeugung der Stimuli
  • Implementierung von internen Datenspeichern
    • Deklaration von multidimensionalen Arrays
    • Der Coding Style
    • Implementierung der Speicher

Zielgruppe

Das Seminar richtet sich an Neu- und Wiedereinsteiger in der FPGA-Entwicklung.

Seminarmethoden

Zur Bearbeitung der Übungsaufgaben wird jedem Teilnehmer ein PC mit der aktuellen Libero Soc Software sowie Programmiereinrichtungen zur Verfügung gestellt. Die während dem Workshop mit dem Evaluation Board durchgeführten Übungen runden den theoretischen Teil ab. Das Evaluation Board ist im Schulungspreis enthalten.

Voraussetzungen

Grundlegende Kenntnisse SmartFusion2 / IGLOO2 Architektur

Termine

Frankfurt

05.12.2019 | 09:00 - 17:00 Uhr
06.12.2019 | 09:00 - 17:00 Uhr

Zur Anmeldeseite

Teilnahmegebühr

1.300,00 € zzgl. MwSt.

Drucken