EasyStart SmartFusion2/IGLOO2
2-Tages-Seminar (Hands-On)
Zum Thema
Das Seminar SmartFusion2/IGLOO2 Easy Start schult den Anwender in der grundlegenden Vorgehensweise bei der Entwicklung der FPGAs. Hier findet der Teilnehmer alle notwendigen Basis Informationen um mit der FPGA Entwicklung zu beginnen. Dieses Seminar ist daher für Teilnehmer geeignet die zunächst einen grundlegenden Überblick über die FPGA Entwicklung benötigen ohne detailliert in die theoretischen Grundlagen einsteigen zu müssen.
Ziele
Agenda
- Overview Libero SoC Design Flow
- Einführung in den FPGA Entwicklungsvorgang
- Design Entry
- Simulation
- Synthese
- Implementierung
- Programmierung
- FPGA Schaltungstechnik
- Kombinatorische Schaltungen
- Getaktete Schaltungen
- Asynchrone / synchrone Schaltungen
- Implementierung von Taktstrukturen
- Design Richtlinien
- Schaltungssynthese mit VHDL
- Das VHDL Sprachkonzept
- Der VHDL Prozess
- Beschreibung kombinatorischer Schaltungen
- Beschreibung getakteter Schaltungen
- SmartFusion2 / IGLOO2 Architecture
- Overview
- Interne Takt Strukturen
- Taktnetze
- Clock Management
- Steuerungen implementiert mit State Machines
- Überblick FSMs
- Kodierung von State Machines
- Schaltungssimulation mit VHDL
- Das VHDL Test Bench Konzept
- Das VHDL Timing Modell
- Erzeugung der Stimuli
- Implementierung von internen Datenspeichern
- Deklaration von multidimensionalen Arrays
- Der Coding Style
- Implementierung der Speicher
Zielgruppe
Das Seminar richtet sich an Neu- und Wiedereinsteiger in der FPGA-Entwicklung.
Seminarmethoden
Zur Bearbeitung der Übungsaufgaben wird jedem Teilnehmer ein PC mit der aktuellen Libero Soc Software sowie Programmiereinrichtungen zur Verfügung gestellt. Die während dem Workshop mit dem Evaluation Board durchgeführten Übungen runden den theoretischen Teil ab. Das Evaluation Board ist im Schulungspreis enthalten.
Voraussetzungen
Grundlegende Kenntnisse SmartFusion2 / IGLOO2 Architektur
Referenten
Eugen Krassin
ptek GmbH | Gründer und Trainer
Eugen Krassin absolvierte ein Studium der Elektrotechnik an der Universität Stuttgart. Nach Abschluss des Studiums arbeitete er mehrere Jahre bei einem Unternehmen aus der Luftfahrtindustrie und befasste sich mit der Entwicklung von kundenspezifischen Schaltungen für AVIONIK Anwendungen.
Ab 1990 arbeitete Eugen Krassin als freier Berater für ASIC/FPGA Entwurf sowie Weiterbildung in diesen Bereichen. Eugen Krassin ist der Gründer von PLC2 GmbH, plc2 Design GmbH sowie ptek GmbH, deren Aufbau und Entwicklung er maßgeblich mitgestaltete.
In den letzten Jahren konzentrierte sich Eugen Krassin hauptsächlich auf ptek sowie den Aufbau der ptek Akademie, eine Initiative zwischen Vogel Business Media und ptek GmbH.
Im Laufe seiner Tätigkeit entwickelte Eugen Krassin mehrere unterschiedliche Schulungsprogramme und Weiterbildungsangebote im Umfeld programmierbare Logik. Er verfasste unzählige Fachartikel und ist Träger verschiedener Auszeichnungen rund um die FPGA Technologien.
Patrick Lehmann
PLC2 GmbH | Externer Trainer
Patrick Lehmann studierte Informatik an der Technischen Universität Dresden. Hier spezialisierte er sich auf den Bereich des digitalen Schaltungsentwurfs mittels VHDL und das Entwickeln von High-Speed Kommunikationslösungen wie Serial-ATA, Gigabit Ethernet oder PCI Express. Das erlangte Wissen gibt er nun in Trainings, wissenschaftlichen Artikeln oder auf sozialen Plattformen weiter. Zu seinen wissenschaftlichen Veröffentlichungen zählen Arbeiten im Bereich der In-Memory Datenbanksysteme, des Serial-ATA Protokolls sowie dem einbinden von FPGAs in eine Cloud Infrastruktur.
Seit 2017 arbeitet Herr Lehmann für die PLC2 GmbH als Trainer in den Bereichen VHDL, OSVVM, FPGA Technologie sowie PCI Express. Im Verbund mit der PLC2 Design GmbH ist er ebenfalls als Entwickler und Teamleiter für FPGA Designprojekte tätig.
Herr Lehmann ist einer der Entwickler und Maintainer der PoC-Library, einer Plattform und Hersteller unabhängigen Open-Source IP Core Bibliothek. Darüber hinaus, ist er Unterstützer und Entwickler im GHDL Projekt, einem freien VHDL Simulator. 2016 gründete er die „Open Source VHDL Group“ Initiative, welche eine freie Sammlung an VHDL Packages bereitstellen soll. Im Rahmen diverser andere Open-Source Projekte treibt er stetig die Integration von EDA Toolchains und Design Flows in eine kollaborative Git Umgebung voran.
Seit 2014 ist Herr Lehmann in der IEEE P1076 "VHDL Analysis and Standardization Group" Mitglied. Hier entwickelte und spezifizierte er große Teile der neuen Sprachrevision VHDL-2018. Seit 2017 ist er der IEEE Standards Assoziation beigetreten und arbeitet nun als Vice-Chair in der IEEE P1076 Working Group. Aktuell koordiniert er mit der IEEE die Veröffentlichung der VHDL Packages als Open-Source, sowie die Untersuchungen zur Einführung einen neuen kollaborativen, sowie Open-Source Veröffentlichungsverfahrens.
Termine
Organisation
Seminarnummer:
5006
Fragen, Wünsche & Anregungen
Alexander Pfriem
Event Manager
E-Mail: seminarteam@vogel.de
Tel:+49 / 931 / 418-2552
Teilnahmegebühr:
1.300,00 € zzgl. MwSt.
In der Teilnahmegebühr sind die Unterlagen, die Getränke, die Pausenerfrischungen, das Mittagessen sowie ein Teilnahmezertifikat enthalten.
Rabattregelung: Wenn Sie gleichzeitig zwei oder mehr Anmeldungen vornehmen, erhalten Sie ab der zweiten Buchung 10 % Rabatt auf den Preis.
Maximale Teilnehmerzahl
Um ein optimales Lernergebnis zu erzielen und den Austausch zwischen Referent und Teilnehmern sowie den Teilnehmern untereinander zu gewährleisten, beträgt die maximale Teilnehmerzahl für dieses Seminar 12 Personen.
Zufriedenheitsgarantie
Sollten Sie bis zur ersten Mittagspause feststellen, dass das Seminar Ihren Erwartungen nicht gerecht wird, dann können Sie es verlassen. Die bereits gezahlte Gebühr erstatten wir Ihnen dann zurück. Bitte informieren Sie uns in diesem Fall umgehend.
